 |
Rangkaian pada gambar merupakan rangkaian flip-flop JK yang menggunakan IC 74LS112, yaitu jenis dual JK flip-flop yang dipicu oleh tepi jatuh (negative-edge triggered) dengan fungsi preset (PR) dan clear (CLR) yang aktif rendah. Pada rangkaian ini hanya digunakan satu bagian flip-flop (U1-A), sedangkan bagian lainnya tidak diaktifkan. Prinsip kerja rangkaian ini didasarkan pada cara flip-flop JK merespons kombinasi logika input J, K, dan sinyal clock (CLK) untuk menghasilkan keluaran Q dan Q̅.
Saklar B0 berfungsi sebagai input J, sedangkan saklar B1 berfungsi sebagai input K. Sinyal clock diberikan melalui sumber pulsa yang dihubungkan ke pin CLK pada IC. Flip-flop JK akan bekerja hanya saat terjadi transisi dari logika tinggi (1) ke logika rendah (0) pada sinyal clock, karena 74LS112 merupakan flip-flop negative-edge triggered. Pada saat sinyal clock aktif, kondisi logika pada pin J dan K akan menentukan perubahan nilai output Q sesuai dengan karakteristik dasar flip-flop JK, yaitu: ketika J = 0 dan K = 0, output mempertahankan keadaan sebelumnya (hold); ketika J = 0 dan K = 1, output akan berubah menjadi 0 (reset); ketika J = 1 dan K = 0, output akan menjadi 1 (set); dan ketika J = 1 dan K = 1, output akan berubah secara toggle, yaitu berpindah dari 0 ke 1 atau dari 1 ke 0 setiap kali clock datang.
Dengan demikian, rangkaian ini berfungsi untuk menyimpan dan mengubah keadaan logika berdasarkan kombinasi input dan sinyal clock yang diberikan. Output Q dan Q̅ dapat diamati melalui LED indikator pada masing-masing pin keluaran. Ketika flip-flop berada dalam mode toggle (J = K = 1), maka setiap kali sinyal clock aktif, LED pada output Q akan berkedip secara bergantian, menunjukkan bahwa flip-flop bekerja sebagai pencacah biner satu bit. Prinsip kerja ini sering digunakan dalam sistem digital seperti counter, register, dan rangkaian penyimpanan data sementara
- Rangkaian Proteus klik disini
- Datasheet Switch klik disini
- Datasheet IC 74LS112 klik disini
Tidak ada komentar:
Posting Komentar